Särdrag
1. Professinal CMOS blandade signalintegrerade kretsar.
2. Med oberoende hög inmatningsimpedans av den operativa förstärkaren som kan matcha med olika sensorer för att signalera och processer.
3. Bidirectional diskriminator som effektivt kan motstånd mot störningar. 4 inbyggd fördröjningstidstimer och blocktidstimer.
5 Ny struktur, stabil och pålitlig prestanda och bred justering ringde.
6. Inbyggd referensspänning.
7. Driftspänning: 3-5V
8. 16 fot DIP och SOP -kapsling.
Ansökan
Används för en mängd sensorer och fördröjningskontroller
Begränsningsparameter （VSS = 0V）
1. Strömspänning ： -0.3V ~ 6V
2. Ingångsspänning ： VSS-0.3V ~ VDD+0,3V （VDD = 6V） 3. LEADING-OUT Terminal Maximal ström ： ± 10MA （VDD = 5V） 4.Perera temperatur ： -10 ℃ ~+70 ℃
5. STORAGE TEMPERATUR ： -65 ℃ ~+150 ℃
Elektrisk parameter
Symb olja | Parametrar | Testförhållanden | Värde | Enhet |
Min | Max |
Vdd | Operation Vol. rang | - | 3 | 6 | V |
Idd | Verksamhet | Överträffa ut ingen last | VDD = 3V | - | 50 | ua |
VDD = 5V | - | 100 |
Vos | Ingångsutdelningsspänning | VDD = 5V | - | 50 | mv |
IOS | Inmatningskostnadsström | VDD = 5V | - | 50 | na |
Avo | öppen spänning få | VDD = 5V ， RL = 1,5 m | 60 | - | dB |
Cmr R | gemensamt läge avstötningsförhållande | VDD = 5V ， RL = 1,5 m | 60 | - | dB |
Vyh | Op-amp-utgång hög nivå | VDD = 5V ， RL = 500K ， 1/2 VDD | 4.25 | - | V |
Vyl | Op-amp-utgång låg nivå | - | 0.75 |
Vrh | VC Input High Level | VRF = VDD = 5V | 1.1 | - | V |
Vrl | VC -ingång låg nivå | - | 0.9 |
Voh | VO -utgång hög nivå | VDD = 5V ， IOH = 0,5 mA | 4 | - | V |
Vul | VO -utgång låg nivå | VDD = 5V ， IOL = 0.1MA | - | 0.4 | V |
Va | En slut ingång hög nivå | VDD = 5V | 3.5 | - | V |
Val | En slut ingång låg nivå | VDD = 5V | - | 1.5 | V |
Fotfunktion
| Punkt | I/O | Funktionsspecifikation |
1 | En | Jag | Upprepningsbar triggad och icke-repeterbar triggerkontroll slut. A = '1 ' är avtryckaren medan a = '0 ' är icke repeterbar |
2 | Vo | O | Kontrollsignalutgången. Det är effektivt utlösare när VO utlöses av danskanten på VS -hopp från låg nivå till hög nivå. Det är läget på låg nivå när TX -utgångsfördröjningstiden är Beyong och Vs vänder sig till vo |
3 | Rr1 | - | Justeringsslutet på utgångsfördröjningstiden TX |
4 | Rc1 | - | Justeringsslutet på utgångsfördröjningstiden TX |
5 | Rc2 | - | Justeringsslutet på Trigger Block Time Ti |
6 | Rr2 | - | Justeringsslutet på Trigger Block Time Ti |
7 | Vss | - | Driftskraft negativt slut |
8 | Vrf | Jag | Referensspänningen och återställ ingången som är vanligtvis ansluten till VDD. Det kan göra att timern återställs med ansluten till '0 '. |
9 | Vc | Jag | Trigger Ban End. När VC <VR förbjuder det trigger; När VC> VR tillåter det trigger. Vr Material 0,2 VDD |
10 | Ib | - | Operationell förstärkare Bias nuvarande inställningar i slutet. RB är ansluten till VSS -slutet, då är RB -värdet Cirka 1 m Ω |
11 | Vdd | - | Driftskraft positivt slut. Det är 3-5V. |
12 | 2out | O | Den andra operationella förstärkarens utgångsslut |
13 | 2in- | Jag | Den andra operativa förstärkarens negativa utgångsslut |
14 | 1in+ | Jag | Den första operativa förstärkaren positiv ingångsslut |
15 | 1in- | Jag | Den första operativa förstärkarens negativa ingångsslut |
16 | Ut | O | Den första nivån operationell förstärkarutgång |
Inre strukturdiagram
1. Icke-trigger arbetsvågform på varje punkt
2. Trigger Working Way Waveform på varje punkt
BISS0001 Referensledningsdiagram
