Caratteristica
1. Circuiti integrati del segnale misto CMOS professori.
2. Con un elevato input indipendente impedente dell'amplificatore operativo che può corrispondere a una varietà di sensori per segnalare e procedere.
3. Discriminatori bidirezionale che può effettivamente resistenza all'interferenza. 4 Timer tempo di ritardo incorporato e timer temporale di blocco.
5 Nuova struttura, prestazioni stabili e affidabili e ampia regolazione.
6. Tensione di riferimento integrata.
7. Tensione operativa: 3-5V
8. 16 piedi di immersione e incapsulamento SOP.
Applicazione
Utilizzato per una varietà di sensori e controller di ritardo
Parametro limite （VSS = 0V）
1. Tensione di potenza ： -0,3V ~ 6V
2. Tensione di ingresso ： VSS-0.3V ~ VDD+0.3V （VDD = 6V） 3. Corrente massima terminale di uscita ： ± 10 mA （VDD = 5V） 4. Temperatura di apertura ： -10 ℃ ~+70 ℃
5. Temperatura di stoccaggio ： -65 ℃ ~+150 ℃
Parametro elettrico
Simb ol | Parametri | Condizioni di prova | Valore | Unità |
Min | Max |
Vdd | Vol. Vol. Rang | - | 3 | 6 | V |
IDD | Corrente operativa | Outp ut no cary | VDD = 3V | - | 50 | ua |
VDD = 5V | - | 100 |
Vos | Tensione di offset di ingresso | VDD = 5V | - | 50 | MV |
IOS | Corrente di offset di ingresso | VDD = 5V | - | 50 | n / a |
Avo | Tensione ad anello aperto guadagno | VDD = 5V ， RL = 1,5 m | 60 | - | db |
Cmr R | Modalità comune Rapporto di rifiuto | VDD = 5V ， RL = 1,5 m | 60 | - | db |
Vyh | Output OP-AMP alto livello | VDD = 5V ， RL = 500K ， 1/2 VDD | 4.25 | - | V |
Vyl | Output OP-AMP basso livello | - | 0.75 |
VRH | Ingresso VC Alto livello | VRF = VDD = 5V | 1.1 | - | V |
VRL | VC Ingresso basso livello | - | 0.9 |
Voh | VO Output di alto livello | VDD = 5V ， IOH = 0,5 mA | 4 | - | V |
Vol | VO Output a basso livello | VDD = 5V ， IOL = 0,1Ma | - | 0.4 | V |
Vah | Un input finale alto livello | VDD = 5V | 3.5 | - | V |
Val | Un input finale basso livello | VDD = 5V | - | 1.5 | V |
Funzione del piede
| Articolo | I/o | della funzione Specifica |
1 | UN | IO | Fine di controllo del trigger attivato e non ripetibile ripetibile. A = '1 ' è il trigger mentre a = '0 ' è non ripetibile |
2 | Vo | O | L'uscita del segnale di controllo. È un grilletto efficace quando il VO viene attivato dal bordo di danza su VS salta da basso livello a un livello elevato. È stato di basso livello quando il tempo di ritardo dell'uscita TX è Beyong e il Vs Turn to Vo |
3 | RR1 | - | Fine di regolazione del tempo di ritardo dell'uscita TX |
4 | RC1 | - | Fine di regolazione del tempo di ritardo dell'uscita TX |
5 | RC2 | - | Fine di regolazione del tempo di blocco del trigger TI |
6 | RR2 | - | Fine di regolazione del tempo di blocco del trigger TI |
7 | VSS | - | End -Operating Power Negative End |
8 | VRF | IO | La tensione di riferimento e la fine dell'ingresso di ripristino che Di solito è collegato al VDD. Può far ripristinare il timer con connesso a '0 '. |
9 | VC | IO | Trigger Ban End. Quando VC <VR, vieta attiva; Quando VC> VR, consente il trigger. VR Materiale 0,2 VDD |
10 | Ib | - | Fine delle impostazioni di bias dell'amplificatore operativo. circa 1 m Ω |
11 | Vdd | - | Fine positiva del potere operativo. È 3-5 V. |
12 | 2out | O | La seconda estremità dell'uscita dell'amplificatore operativo |
13 | 2in- | IO | La seconda estremità di output negativa dell'amplificatore operativo |
14 | 1in+ | IO | La prima estremità di input positiva dell'amplificatore operativo |
15 | 1 in- | IO | La prima estremità di input negativa dell'amplificatore operativo |
16 | 1out | O | L'estremità dell'uscita dell'amplificatore operativo di primo livello |
Diagramma della struttura interna
1. Forma d'onda di lavoro non trigger su ciascun punto
2. Trigger Work Way Form su ciascun punto
Biss0001 Diagramma di cablaggio di riferimento
