Tampok
1. Professinal CMOS Mixed-Signal Integrated Circuits.
2. Na may independiyenteng mataas na impedance ng pag -input ng pagpapatakbo amplifier na maaaring tumugma sa iba't ibang mga sensor upang mag -signal at magproseso.
3. Bidirectional discriminator na maaaring epektibong pagtutol sa pagkagambala. 4 Itinayo sa pagkaantala ng timer ng oras at i -block ang timer ng oras.
5 bagong istraktura, matatag at maaasahang pagganap at malawak na pagsasaayos.
6. Built-in na sanggunian ng sanggunian.
7. Operating boltahe: 3-5V
8. 16 talampakan dip at sop encapsulation.
Application
Ginamit para sa iba't ibang mga sensor at pagkaantala ng controller
Limitahan ang parameter （vss = 0v）
1. Boltahe ng Power ： -0.3V ~ 6V
2. Boltahe ng Input ： VSS-0.3V ~ VDD+0.3V （VDD = 6V） 3.Leading-Out Terminal Maximum Kasalukuyang ： ：
5. temperatura ngStorage ： -65 ℃ ~+150 ℃
Electric parameter
Simbolo ol | Mga parameter | Mga kondisyon ng pagsubok | Halaga | Unit |
Min | Max |
Vdd | Operating Vol. umalingawngaw | - | 3 | 6 | V |
IDD | Operating kasalukuyang | Outp UT walang pagkarga | Vdd = 3v | - | 50 | ua |
Vdd = 5v | - | 100 |
Vos | INPUT OFFSET boltahe | Vdd = 5v | - | 50 | MV |
IOS | Input offset kasalukuyang | Vdd = 5v | - | 50 | Na |
AVO | Open-loop boltahe makamit | Vdd = 5v ， rl = 1.5m | 60 | - | DB |
CMR R | karaniwang mode Ratio ng pagtanggi | Vdd = 5v ， rl = 1.5m | 60 | - | DB |
Vyh | Mataas ang output ng op-amp antas | VDD = 5V ， RL = 500K ， 1/2 VDD | 4.25 | - | V |
Vyl | mababa ang op-amp output antas | - | 0.75 |
VRH | VC input mataas na antas | Vrf = vdd = 5v | 1.1 | - | V |
Vrl | VC input mababang antas | - | 0.9 |
Voh | VO output mataas na antas | Vdd = 5v ， ioH = 0.5mA | 4 | - | V |
Vol | VO output mababang antas | VDD = 5V ， IOL = 0.1mA | - | 0.4 | V |
Vah | Isang pagtatapos ng mataas na pag -input antas | Vdd = 5v | 3.5 | - | V |
Val | Isang mababa ang pag -input ng mababa antas | Vdd = 5v | - | 1.5 | V |
Pagpapaandar ng paa
| Item | I/o | sa Pag -andar Pagtukoy |
1 | A | I | Ang paulit-ulit na na-trigger at hindi paulit-ulit na pagtatapos ng control control. A = '1 ' ay ang trigger habang ang isang = '0 ' ay hindi maulit |
2 | Vo | O | Ang output ng control signal. Ito ay epektibong nag -trigger kapag ang VO ay na -trigger ng gilid ng sayaw sa VS jump mula sa mababang antas hanggang sa mataas na antas. Ito ay mababang antas ng estado kapag ang oras ng pagkaantala ng output ng TX ay beyong at ang Vs lumiko sa vo |
3 | RR1 | - | Pag -aayos ng pagtatapos ng output pagkaantala oras TX |
4 | RC1 | - | Pag -aayos ng pagtatapos ng output pagkaantala oras TX |
5 | RC2 | - | Pag -aayos ng pagtatapos ng oras ng pag -block ng oras ti |
6 | RR2 | - | Pag -aayos ng pagtatapos ng oras ng pag -block ng oras ti |
7 | VSS | - | Operating Power Negative End |
8 | VRF | I | Ang sangguniang boltahe at pag -reset ng pagtatapos ng pag -input na kung saan Karaniwan ay konektado sa VDD. Maaari itong gawin ang pag -reset ng timer na may konektado sa '0 '. |
9 | VC | I | Trigger Ban End. Kapag vc <vr, nagbabawal ito sa pag -trigger; Kapag vc> vr, pinapayagan nito ang pag -trigger. VR Materyal na 0.2 vdd |
10 | IB | - | Operational amplifier bias kasalukuyang mga setting end.Ang RB ay konektado sa pagtatapos ng VSS, kung gayon ang halaga ng RB ay mga 1 m Ω |
11 | Vdd | - | Operating Power Positive End. Ito ay 3-5V. |
12 | 2out | O | Ang pangalawang pagpapatakbo ng amplifier output end |
13 | 2in- | I | Ang pangalawang pagpapatakbo ng amplifier negatibong output end |
14 | 1in+ | I | Ang unang pagpapatakbo ng amplifier positibong pagtatapos ng pag -input |
15 | 1in- | I | Ang unang pagpapatakbo ng amplifier negatibong pagtatapos ng pag -input |
16 | 1out | O | Ang unang antas ng pagpapatakbo ng amplifier output end |
Diagram ng panloob na istraktura
1. Non-Trigger Work Way Waveform sa bawat punto
2. Pag -trigger ng Way Way Waveform sa bawat punto
BISS0001 Sanggunian ng Wiring Diagram
