Característica
1. CMOS Professinales CMOS Integrados de señal mixta.
2. Con impedancia de alta entrada independiente del amplificador operativo que puede coincidir con una variedad de sensores para señalar y procesar.
3. Discriminador bidireccional que puede resistencia efectivamente a la interferencia. 4 Temporizador de tiempo de retraso incorporado y temporizador de tiempo de bloque.
5 Estructura nueva, rendimiento estable y confiable y amplio ajuste de ajuste.
6. Voltaje de referencia incorporado.
7. Voltaje operativo: 3-5V
8. 16 pies Dip y encapsulación SOP.
Solicitud
Utilizado para una variedad de sensores y controlador de retraso
Parámetro límite （vss = 0V）
1. Voltaje de potencia: -0.3V ~ 6V
2. Voltaje de entrada: VSS-0.3V ~ VDD+0.3V （VDD = 6V） 3. Corriente máxima del terminal de liderazgo ： ± 10mA （VDD = 5V） 4. Temperatura operativa: -10 ℃ ~+70 ℃
5. Temperatura del almacenamiento: -65 ℃ ~+150 ℃
Parámetro eléctrico
Simulador olio | Parámetros | Condición de prueba | Valor | Unidad |
Mínimo | Máximo |
VDD | Operando vol. sonar | - | 3 | 6 | V |
IDD | Corriente operativa | Superar UT sin carga | VDD = 3V | - | 50 | ua |
VDD = 5V | - | 100 |
Vos | Voltaje de compensación de entrada | VDD = 5V | - | 50 | MV |
IOS | Corriente de compensación de entrada | VDD = 5V | - | 50 | n / A |
Avo | voltaje de circuito abierto ganar | VDD = 5V ， RL = 1.5M | 60 | - | db |
CMR Riñonal | modo común relación de rechazo | VDD = 5V ， RL = 1.5M | 60 | - | db |
Vyh | Salida del amplificador operacional alto nivel | VDD = 5V ， RL = 500K ， 1/2 VDD | 4.25 | - | V |
Vyl | OP-APP SALIDA BAJO nivel | - | 0.75 |
VRH | VC Entrada de alto nivel | Vrf = vdd = 5V | 1.1 | - | V |
VRL | VC Entrada de nivel bajo | - | 0.9 |
Voh | VO salida de alto nivel | VDD = 5V ， IOH = 0.5MA | 4 | - | V |
Volante | Salida VO bajo nivel bajo | VDD = 5V, IOL = 0.1MA | - | 0.4 | V |
Vaquero | Una entrada final alta nivel | VDD = 5V | 3.5 | - | V |
Val | Una entrada final baja nivel | VDD = 5V | - | 1.5 | V |
Función de pie
| Artículo | E/S | de función Especificación |
1 | A | I | Extremo de control de activación activable y no repetible. A = '1 ' es el disparador mientras a = '0 ' es no repetible |
2 | VO | O | La salida de la señal de control. Es un desencadenante efectivo cuando el VO es activado por el borde de baile en VS salto de bajo nivel a alto nivel. Es un estado de bajo nivel cuando el tiempo de retraso de salida de TX es Beyong y el Vs recurrir a VO |
3 | RR1 | - | Ajuste final del tiempo de retraso de salida TX |
4 | RC1 | - | Ajuste final del tiempo de retraso de salida TX |
5 | RC2 | - | Ajuste final del tiempo de bloqueo del bloque Ti Ti |
6 | RR2 | - | Ajuste final del tiempo de bloqueo del bloque Ti Ti |
7 | VSS | - | Fin negativo de potencia operativa |
8 | VRF | I | El voltaje de referencia y el extremo de entrada de reinicio que Por lo general, está conectado al VDD. Puede hacer que el temporizador se restablezca con conectado al '0 '. |
9 | VC | I | END BAN BAN. Cuando VC <VR, prohíbe el activador; Cuando VC> VR, permite el activador. VR material 0.2 VDD |
10 | Ib | - | Configuración de corriente del amplificador operacional Fin. El RB está conectado a VSS End, entonces el valor de RB es Aproximadamente 1 m Ω |
11 | VDD | - | Fin de potencia operativa positiva. Es 3-5V. |
12 | 2 | O | El segundo final de salida del amplificador operacional |
13 | 2in- | I | El segundo amplificador operativo final de salida negativa |
14 | 1in+ | I | El primer amplificador operativo final de entrada positiva |
15 | 1in- | I | El primer amplificador operacional de entrada negativa de entrada |
16 | 1ut | O | El extremo de salida del amplificador operacional de primer nivel |
Diagrama de estructura interna
1. Forma de onda de la manera que no se activa en cada punto
2. Dispara la forma de onda de la forma laboral en cada punto
Diagrama de cableado de referencia biss0001
