1. 교수 CMOS 혼합 신호 통합 회로.
2. 다양한 센서와 일치하여 신호를 보내고 처리 할 수있는 작동 증폭기의 독립적 인 높은 입력 임피던스.
3. 간섭에 효과적으로 저항 할 수있는 양방향 판별 자. 4 내장 지연 시간 타이머 및 블록 시간 타이머.
5 새로운 구조, 안정적이고 안정적인 성능 및 광범위한 조정이 울렸다.
6. 내장 기준 전압.
7. 작동 전압 : 3-5V
8.16 피트 딥 및 SOP 캡슐화.
다양한 센서 및 지연 컨트롤러에 사용됩니다
한계 매개 변수 (vss = 0v)
1. 전력 전압 ： -0.3V ~ 6V
2. 입력 전압 ： VSS-0.3V ~ VDD+0.3V+0.3V+(VDD = 6V 찾고 3. 끄는 터미널 최대 전류 ： ± 10ma 쉐어 (VDD = 5V) 4. 운영 온도 ： -10 ~ ~ 70 ℃ ~ 70
5. 정점 온도 ： -65 ~ ~+150 ℃
동성애 OL | 매개 변수 | 테스트 조건 | 값 | 단위 | ||
최소 | 맥스 | |||||
VDD | 운영 vol. 울렸다 | - | 3 | 6 | 다섯 | |
IDD |
작동 전류 | 아웃프 ut 부하가 없습니다 | VDD = 3V | - | 50 |
UA |
VDD = 5V | - | 100 | ||||
보스 | 입력 오프셋 전압 | VDD = 5V | - | 50 | MV | |
iOS | 입력 오프셋 전류 | VDD = 5V | - | 50 | NA | |
아보 | 오픈 루프 전압 얻다 | VDD = 5V, RL = 1.5m | 60 | - | DB | |
CMR 아르 자형 | 공통 모드 거부 비율 | VDD = 5V, RL = 1.5m | 60 | - | DB | |
vyh | OP-AMP 출력 높음 수준 |
VDD = 5V, RL = 500K, 1/2 VDD | 4.25 | - |
다섯 | |
바일 | OP-AMP 출력이 낮습니다 수준 | - | 0.75 | |||
VRH | VC 입력 높은 레벨 | VRF = VDD = 5V | 1.1 | - | 다섯 | |
VRL | VC 입력 낮은 레벨 | - | 0.9 | |||
VOH | VO 출력 높은 레벨 | VDD = 5V, IOH = 0.5MA | 4 | - | 다섯 | |
vol | VO 출력 낮은 레벨 | VDD = 5V, IOL = 0.1MA | - | 0.4 | 다섯 | |
vah | 최종 입력 최고 수준 | VDD = 5V | 3.5 | - | 다섯 | |
발 | 최종 입력 낮음 수준 | VDD = 5V | - | 1.5 | 다섯 | |
발 기능
목 | I/O | 기능 사양 | |
1 |
에이 |
나 | 반복 가능한 트리거 및 반복 불가능 트리거 제어 끝. a = '1 '는 트리거이고 a = '0 '는 반복 할 수 없습니다 |
2 |
VO |
영형 | 제어 신호 출력. VO가 낮은 레벨에서 높은 레벨로 점프하는 VO가 트리거되면 효과적인 트리거입니다. TX 출력 지연 시간이 Beyong이고 vs는 VO로 돌아갑니다 |
3 | RR1 | - | 출력 지연 시간 TX의 조정 종료 |
4 | RC1 | - | 출력 지연 시간 TX의 조정 종료 |
5 | RC2 | - | 트리거 블록 시간 ti의 조정 종료 |
6 | RR2 | - | 트리거 블록 시간 ti의 조정 종료 |
7 | VSS | - | 작동 전력 부정적인 끝 |
8 |
VRF |
나 | 참조 전압 및 재설정 입력 엔드 일반적으로 VDD에 연결됩니다. '0 '에 연결된 타이머를 재설정 할 수 있습니다. |
9 |
VC |
나 | 금지 끝. vc <vr 일 때 트리거 트리거; VC> VR 일 때 트리거가 가능합니다. VR 재료 0.2 VDD |
10 |
ib |
- | 운영 앰프 바이어스 전류 설정 종료 약 1m Ω |
11 | VDD | - | 운영 전력 긍정적 인 끝. 3-5V입니다. |
12 | 2 아웃 | 영형 | 두 번째 작동 증폭기 출력 끝 |
13 | 2 인의 뜻 | 나 | 두 번째 작동 증폭기 네거티브 출력 끝 |
14 | 1in+ | 나 | 최초의 작동 증폭기 양수 입력 끝 |
15 | 1 인의 뜻 | 나 | 최초의 작동 증폭기 네거티브 입력 끝 |
16 | 1 아웃 | 영형 | 첫 번째 레벨 작동 증폭기 출력 끝 |
내부 구조 다이어그램
1. 각 지점에서 비 트리거 작업 방식 파형
2. 각 지점에서 작동 방식 파형 트리거
BISS0001 참조 배선 다이어그램
