Dostupnost: | |
---|---|
Količina: | |
1. Profesorni CMOS integrirani krugovi mješovitih signala.
2. s neovisnom visokom ulaznom impedancijom operativnog pojačala koje se može podudarati s različitim senzorima za signaliziranje i obradu.
3. Dvosmjerni diskriminator koji može učinkovito otporiti smetnje. 4 Izgrađena vremena vremena odgode vremena i vremena blokiranja vremena.
5 Nova struktura, stabilne i pouzdane performanse i široko podešavanje.
6. Ugrađeni referentni napon.
7. Radni napon: 3-5V
8. 16 stopa up i sop inkapsulacija.
Koristi se za različite senzore i regulator kašnjenja
Ograničeni parametar (VSS = 0V)
1. Napon napajanja: -0,3V ~ 6V
2. Ulazni napon : VSS-0,3V ~ VDD+0,3V (VDD = 6V) 3. Priključna terminala Maksimalna struja ± 10mA (Vdd = 5V) 4. Operativna temperatura: -10 ℃ ~+70 ℃
5. Temperatura sklapanja: -65 ℃ ~+150 ℃
Simpatično ol | Parametri | Uvjeti ispitivanja | Vrijednost | Jedinica | ||
Min | Maksimum | |||||
VDD | Operant Vol. zazvoniti | - | 3 | 6 | V | |
IDD |
Operativna struja | Nadmašiti Ut bez opterećenja | Vdd = 3V | - | 50 |
uA |
Vdd = 5V | - | 100 | ||||
VOS | Napon ulaznog offset | Vdd = 5V | - | 50 | MV | |
IOS | Ulazna offset struja | Vdd = 5V | - | 50 | na | |
Avo | napon s otvorenom petljom dobiti | Vdd = 5V , rl = 1,5m | 60 | - | DB | |
CMR R | Uobičajeni način Omjer odbacivanja | Vdd = 5V , rl = 1,5m | 60 | - | DB | |
Vyh | Op-Amp izlaz visok nivo |
Vdd = 5V , rl = 500K , 1/2 VDD | 4.25 | - |
V | |
Vil | Op-Amp izlaz nizak nivo | - | 0.75 | |||
Vrh | VC ulaz visoke razine | VRF = VDD = 5V | 1.1 | - | V | |
VRL | VC ulaz niska razina | - | 0.9 | |||
Voh | VA izlazi visoku razinu | Vdd = 5V , IOH = 0,5mA | 4 | - | V | |
Vol | VA izlazi niska razina | Vdd = 5V , iol = 0,1mA | - | 0.4 | V | |
Vah | Krajnji ulaz visok nivo | Vdd = 5V | 3.5 | - | V | |
Val | Krajnji ulaz nizak nivo | Vdd = 5V | - | 1.5 | V |
Funkcija stopala
Artikal | I/O | funkcije Specifikacija | |
1 |
A |
Ja | Ponovljivi okidani i ne-ponovni kraj okidača. A = '1 ' je okidač dok je a = '0 ' ne ponovljiv |
2 |
Von |
O | Izlaz upravljačkog signala. Učinkovit je okidač kada VO pokreće plesni rub na VS skoku s niske razine na visoku razinu. To je stanje niske razine kada je vrijeme kašnjenja TX izlaza Beyong i Vs okrenuti se VO |
3 | RR1 | - | Prilagođavanje Kraj izlaznog kašnjenja vrijeme tx |
4 | RC1 | - | Prilagođavanje Kraj izlaznog kašnjenja vrijeme tx |
5 | RC2 | - | Podešavanje Kraj okidača vremena blok Ti |
6 | RR2 | - | Podešavanje Kraj okidača vremena blok Ti |
7 | VSS | - | Negativan kraj radne snage |
8 |
VRF |
Ja | Referentni napon i resetiranje ulaznog kraja koji Obično je povezan s VDD -om. Može se resetirati tajmer s spojenim na '0 '. |
9 |
Vc |
Ja | Kraj zabrane okidača. Kad vc <vr, on zabranjuje okidač; Kada je VC> VR, omogućuje okidač. VR Materijal 0,2 VDD |
10 |
Ib |
- | Operativno pojačalo pristranost trenutne postavke kraj. RB je spojen na VSS End, a zatim RB vrijednost je oko 1 m Ω |
11 | VDD | - | Pozitivan kraj rada. To je 3-5V. |
12 | 2out | O | Drugi izlazni izlaz operativnog pojačala |
13 | 2in- | Ja | Drugi operativni pojačalo negativno izlazni kraj |
14 | 1in+ | Ja | Prvi operativni pojačalo pozitivno ulaz |
15 | 1in- | Ja | Prvi operativni pojačalo negativno ulaz |
16 | 1out | O | Izlaz iz izlaza operativnog pojačala na prvoj razini |
Dijagram unutarnje strukture
1. Ne-Trigger Working Wate WaveFond na svakoj točki
2. Okidač radnog načina valnog oblika na svakoj točki
Dijagram referentnog ožičenja BISS0001