Означати
1. Компресійні схеми змішаного сигналу CMOS CMOS.
2. З незалежним високим вхідним опором оперативного підсилювача, який може відповідати різноманітним датчиком для сигналу та процесу.
3. Динаправлений дискримінатор, який може ефективно стійкість до перешкод. 4 Вбудований таймер часу затримки та таймер часу блоку.
5 нової структури, стабільна та надійна продуктивність та широке регулювання.
6. Вбудована референтна напруга.
7. Робоча напруга: 3-5 В
8. 16 футів занурення та інкапсуляція SOP.
Застосування
Використовується для різних датчиків та контролера затримки
Параметр межі （VSS = 0V）
1. Напруга потужності: -0,3V ~ 6В
2. Вхідна напруга: VSS-0,3V ~ VDD+0,3V （VDD = 6V） 3. ВІДКЛЮЧЕННЯ ТЕРМІНАЛЬНОГО МАКРАМАЛЬНОГО НАВЧАННЯ: ± 10 мА （VDD = 5V） 4. Температура, що працює -10 ℃+70 ℃
5. Температура зберігання: -65 ℃ ~+150 ℃
Електричний параметр
Симп ол | Параметри | Умови тестування | Цінність | Одиниця |
Хв | Максимум |
VDD | Робочий т. дзвонити | - | 3 | 6 | V |
Дратівка | Робочий струм | Вивернути ut no навантаження | Vdd = 3v | - | 50 | UA |
VDD = 5В | - | 100 |
Вос | Вхідна напруга зміщення | VDD = 5В | - | 50 | MV |
IOS | Вхідний зміщення струм | VDD = 5В | - | 50 | народ |
Стовпчик | Напруга відкритого циклу виграш | Vdd = 5V ， rl = 1,5м | 60 | - | дБ |
CMR R | Загальний режим Коефіцієнт відхилення | Vdd = 5V ， rl = 1,5м | 60 | - | дБ |
Vyh | ОПРАМНИЙ ВІДПОВІДНИЙ Високий рівень | Vdd = 5v ， rl = 500K ， 1/2 VDD | 4.25 | - | V |
Віл | ОПРАМНИЙ ВУКС НИЗЬКИЙ рівень | - | 0.75 |
Vrh | VC Вхід високого рівня | Vrf = vdd = 5v | 1.1 | - | V |
VRL | Вхід ВК Низький рівень | - | 0.9 |
Вода | VO Випуск високого рівня | VDD = 5V ， IOH = 0,5MA | 4 | - | V |
Об'єднання | ВОЛУВАННЯ Низький рівень | VDD = 5V ， IOL = 0,1MA | - | 0.4 | V |
Vah | Кінцевий вхід високий рівень | VDD = 5В | 3.5 | - | V |
Вал | Кінцевий вхід низький рівень | VDD = 5В | - | 1.5 | V |
Функція стопи
| Предмет | Введення/ви | функцій Специфікація |
1 | | Я | Повторюване спрацьоване та невідповідний кінець керування тригером. A = '1 ' - це тригер, тоді як a = '0 ' є не повторюваний |
2 | Володар | О | Вихід контрольного сигналу. Це ефективний тригер, коли VO спрацьовує за межею танцю на стрибку VS з низького рівня до високого рівня. Це стан низького рівня, коли час затримки виведення TX є Beyong і Проти перетворення на VO |
3 | RR1 | - | Коригування кінця вихідної затримки час tx |
4 | RC1 | - | Коригування кінця вихідної затримки час tx |
5 | RC2 | - | Регулювання кінець тригерного блоку TI TI |
6 | RR2 | - | Регулювання кінець тригерного блоку TI TI |
7 | VSS | - | Робочий негативний кінець потужності |
8 | VRF | Я | Еталонна напруга та скидання вхідного кінця, який зазвичай підключається до VDD. Це може зробити скидання таймера з підключеним до '0 '. |
9 | ВК | Я | Кінець заборони тригера. Коли vc <vr, він забороняє тригер; Коли vc> vr, це дозволяє тригер. ВР матеріал 0,2 VDD |
10 | IB | - | Налаштування поточного зміщення операційного підсилювача. близько 1 м ω |
11 | VDD | - | Експлуатаційна потужність позитивний кінець. Це 3-5 В. |
12 | 2out | О | Другий кінець вихідного підсилювача |
13 | 2-дюйм- | Я | Другий оперативний підсилювач негативного виходу |
14 | 1 дюйм+ | Я | Перший оперативний підсилювач позитивний вхідний кінець |
15 | 1 дюйм- | Я | Перший негативний вхідний кінець оперативного підсилювача |
16 | 1 -й | О | Кінець виходу операційного підсилювача першого рівня |
Діаграма внутрішньої структури
1. Непотужник робочого способу форми хвилі в кожній точці
2. Запуск робочого способу форми хвилі на кожній точці
Діаграма опорної електропроводки BISS0001
