Особливість
1. Професійні інтегральні схеми CMOS зі змішаними сигналами.
2. З незалежним високим вхідним опором операційного підсилювача, який може збігатися з різними датчиками для сигналізації та обробки.
3. Двонаправлений дискримінатор, який може ефективно протистояти перешкодам. 4 Вбудований таймер затримки та таймер блокування.
5 Нова структура, стабільна та надійна продуктивність і широкий діапазон регулювання.
6. Вбудована опорна напруга.
7. Робоча напруга: 3-5В
8. Інкапсуляція DIP і SOP на 16 футів.
застосування
Використовується для різноманітних датчиків і контролера затримки
Граничний параметр（Vss=0В）
1. Напруга живлення: -0,3 В ~ 6 В
2. Вхідна напруга: VSS-0,3 В ~ VDD + 0,3 В (VDD = 6 В) 3. Максимальний струм на виході: ±10 мА (VDD = 5 В) 4. Робоча температура: -10 ℃ ~ +70 ℃
5. Температура зберігання: -65 ℃ ~ + 150 ℃
Електричний параметр
симв ол |
Параметри |
Умови тестування |
Значення |
одиниця |
Хв |
Макс |
VDD |
Операційний6об. задзвонив |
— |
3 |
6 |
В |
IDD |
Робочий струм |
Outp без навантаження |
VDD=3В |
— |
50 |
uA |
VDD=5В |
— |
100 |
Вос |
Вхідна напруга зсуву |
VDD=5В |
— |
50 |
мВ |
Ios |
Вхідний струм зміщення |
VDD=5В |
— |
50 |
nA |
Аво |
напруга відкритого контуру посилення |
VDD=5В, RL=1,5М |
60 |
— |
дБ |
CMR Р |
загальний режим коефіцієнт бракування |
VDD=5В, RL=1,5М |
60 |
— |
дБ |
ВИХ |
вихід операційного підсилювача високий рівень |
VDD=5V，RL=500K，1/2 VDD |
4.25 |
— |
В |
VYL |
вихід операційного підсилювача низький рівень |
— |
0.75 |
VRH |
Високий рівень входу Vc |
VRF=VDD=5В |
1.1 |
— |
В |
VRL |
Низький рівень входу Vc |
— |
0.9 |
VoH |
Високий рівень виходу Vo |
VDD=5 В, IoH=0,5 мА |
4 |
— |
В |
VoL |
Низький вихідний сигнал Vo |
VDD=5 В, IoL=0,1 мА |
— |
0.4 |
В |
VAH |
Кінцевий вхід високий рівень |
VDD=5В |
3.5 |
— |
В |
ВАЛ |
Кінцевий вхід низький рівень |
VDD=5В |
— |
1.5 |
В |
![]()
Функція стопи
|
Пункт |
I/O |
функції Специфікація |
1 |
А |
я |
Повторюваний і неповторний тригерний контрольний кінець. Тригером є A = '1', тоді як A = '0'. не повторювані |
2 |
VO |
О |
Вихід керуючого сигналу. Це ефективний тригер, коли Vo запускається танцювальним краєм на Vs стрибком з низького рівня на високий. Це стан низького рівня, коли час затримки вихідного сигналу Tx перевищує та Vs звернутись до Vo |
3 |
RR1 |
-- |
Регулювання кінця часу затримки виходу TX |
4 |
RC1 |
-- |
Регулювання кінця часу затримки виходу TX |
5 |
RC2 |
-- |
Регулювання кінця блоку тригера Ti |
6 |
RR2 |
-- |
Регулювання кінця блоку тригера Ti |
7 |
VSS |
-- |
Робоча потужність негативного кінця |
8 |
VRF |
я |
Опорна напруга та вхід скидання закінчуються зазвичай підключається до VDD. Він може скинути таймер, підключивши його до '0'. |
9 |
VC |
я |
Кінець тригерної заборони. Коли Vc < VR, він забороняє тригер; Коли VC > VR, це дозволяє тригер. VR матеріал 0,2 ВДД |
10 |
IB |
-- |
Кінець налаштувань струму зміщення операційного підсилювача. RB підключається до кінця VSS, тоді значення RB близько 1 М Ом |
11 |
VDD |
-- |
Позитивний кінець робочої потужності. Це 3-5В. |
12 |
2ВИХІД |
О |
Вихід другого операційного підсилювача закінчується |
13 |
2IN- |
я |
Другий операційний підсилювач негативний вихідний кінець |
14 |
1IN+ |
я |
Перший операційний підсилювач позитивний вхідний кінець |
15 |
1IN- |
я |
Перший операційний підсилювач негативний вхідний кінець |
16 |
1ВИХІД |
О |
Кінець вихідного сигналу операційного підсилювача першого рівня |
Схема внутрішньої структури
![]()
1. Форма сигналу робочого шляху без запуску в кожній точці
![]()
2. Запустіть форму хвилі робочого шляху в кожній точці
![]()
BISS0001 Довідкова схема підключення
![]()
